99 日本国特許庁(JP)

① 特許出願公告

母特 許 公 報(B2) 平1 -23878

60Int.Cl.4 G 11 C 11/34 維別記号 352

庁内整理番号 A - 8522-5B

順 昭54(1979)6月29日

2040公告 平成1年(1989)5月9日

発明の数 1 (全16頁)

の発明の名称 不揮発件メモリ

客 判 昭62-10866 の特 顧 昭54-82541

网公 開 探55-8696

43 日 22日

æж 優先権主張 砂1978年6月30日砂西ドイッ(DE)砂P2828855.3

砂発 明 者 ハルトムート・シユレ ンク

ドイツ連邦共和国ハール・ファザーネンベーク22

の出願人 シーメンス、アクチェ ンゲゼルシヤフト

の特許請求の範囲

ドイツ連邦共和国ベルリン及ミユンヘン(番地なし)

の代 理 人 弁理士 宮 村 瀊

審判の合議体 審判長 -加 藤 貴士 **塞判官 浅 見** 保 男 信 明 変判官 吉 見 **69**参考文献 特開 昭51-93638 (IP. A)

1

1 マトリックス配置のメモリセルを備えた語単 位で動作する電気的にプログラム組替え可能な不 揮発性メモリにおいて、

- (a) メモリセルマトリックスに一つの制御回路が 5 組合わせて接続され、それによつてマトリツク ス行のそれぞれに可変の消去時間と書込み時間 が予め定められ、消去又は書込みが行われるマ トリックス行中の一つ又は複数の消去又は書込 み状態はこの行の消去又は書込み時間中に制御 10 (d) 消去時間中にしきい値電圧 | Ua. | において され、
- (b) その際一つのマトリックス行の消去時間を可 変とし消去する行の一つ又は複数のメモリセル の消去状態を制御するため、メモリセルに印加 される消去電圧を一連の時間的に耕起する各個 15 のパルスに分割し、各パルス休止期間にコント ロール読出し過程を挿入し、その際マトリツク ス行の消去時間は、コントロール読出しが行わ れた総てのマトリツクスセルのしきい値電圧し たしきい値電圧 | Uat. | に等しいかそれより小 さいとき終了し、
- (c) マトリックス行の書込み時間を可変にするこ とを可能にしプログラミングされるべきマトリ ツクス行の一つ又は複数のメモリセルのプログ 25

2

ラミング状態を制御するため、メモリセルに印 加されるプログラミング電圧を一連の時間的に 耕紀する各個のパルスに分割し、各パルス休止 期間にそれぞれコントロール読出し過程を挿入 し、その際マトリツクス行の書込み時間はコン トロール読出しが行われた総てのメモリセルの しきい値電圧 | U- | が使用されたメモリセル の予め与えられたしきい値電圧 | Uax | に等し いかそれより大きいとき終了し、

- 行われるコントロール読出し過程の途中で消去 状態がドレン電圧の絶対値 | U₀ | の下降によ つて示され、書込み時間中にしきい値電圧し Ucclを印加して行われるコントロール読出し **過程の途中でプログラミング状態がドレン電圧** の絶対値 | Ua | の ト昇によって示され、
- (e) このドレン電圧は、所属のマトリツクス行に 印加されている書込み電圧ないし消去電圧の遮 断に使用され、
- U. | が使用されたメモリセルの予め与えられ 20 (t) そのために制御回路はメモリのメモリセルに 対するゲート制御回路およびソース・ドレン制 御回路を含み、これらの制御回路は評価ロジツ クにより制御されるパルス同路を有する制御回 路により制御され、該評価ロジックはメモリセ ルと結合された少なくとも1つの入力を含み、

該入力は消去ないし書込み期間中制御されるそ れぞれ 1 つのアンド回路と結合され、浅アンド 回路を消去ないし書込み過程の終了を定める、 ことを特徴とする不揮発性メモリ。

発明の詳細な説明

この発明は、マトリツクス配置されたメモリセ ルを持ち語単位で電気的にプログラムを組替え可 能の不揮発性メモリに関するものである。

"IEEE Transactions on Electron Devices. プログラム組替え(書換え)可能の不揮発性メモ リに浮遊ゲート電界効果トランジスタを利用する ことは公知である。この電界効果トランジスタに おいては総ての側から絶縁された浮遊メモリゲー に垂直に重ねて設けられ、制御ゲートはチャネル 区間全体を覆うのに対して浮遊ゲートはその一部 だけを覆つている。読出しに際して消去されるデ プレーション型のメモリセルの場合スプリットゲ る。浮遊ゲートの充電はチャネル注入による。そ のためには電子が短いチャネル内で加速され、補 助の横方向電界によつて浮遊ゲートに向つて送ら れる。浮遊ゲートの放電(消去)は制御ゲートと 向きトンネリングによる。

浮遊ゲート技術による語単位で消去可能の不擅 発性メモリの一種は既に提案されているが (特別 昭54-57972号公報参照)、それによれば浮游ゲー 直接移動することによるものでそのためには資当 な極性の高い電界を浮遊ゲートと基板の間に加え なければならない。

トラップ蓄積形メモリの一例としては "Siemens Forschungs Entwicklungsberichte, 4, (4)" p, 213 -219(1975) に不揮発性メモリを構成するための MNOSーメモリセルが記載されている。この場 合電荷の蓄積はトラップ (捕獲中心) から窒化物 層と酸化物層の間の境界面への電荷の移動によ 40 る。トラップの充電とその放電は強電界によるト ンネル効果に基く。

"IEEE Transaction on Electron Device, ED-24(5)" p.584-586(1977) には、MNOS

トランジスタと同様に動作するが金属ゲート電板 一窒化物層一酸化物層という層列がポリシリコン 一酸化窒化物一窒化物一酸化物という層列のトラ ンジスタで置き換えられているメモリセルが記載 5 されている。

上記のメモリセルで構成されている記憶装置で は消去時間および書込み時間が外部の時間ユニッ トによつて決められ調整される。消去および書込 み時間は製造技術に基く個々のセルの消去および ED-24(5) p.606-610(1977) により電気的に 10 書込み特性のばらつきを一つのチップ内だけでは なく多くの製造チヤージに亘つて考慮し、充分長 く選ぶ必要がある。この外に時間ユニット自体に 基く設定時間の許容差の変動も考えなければなら ない。しかしプログラム組込みおよび消去時間が トと制御可能の制御ゲートとがチャネル区間の上 15 長いと隣接語妨害の危険が増し、特に書込みがチ ヤネル注入によるメモリセルではプログラミング 特性が悪化する。長い書込みおよび消去時間は可 能な書込み一消去サイクル数を減少させる。書込 みー消去時間を最短にして半導体メモリの事命と ートと呼ばれている構造により誤差が避けられ 20 品質を改善するためには外部時間ユニットを不要 にし、書込みー消去時間の設定に当つて同一チッ プ内の変動だけが影響を及ぼし、チャージ間の変 動は考慮外に置くことができるような半導体メモ りとすることが望まれる。これによつて書込みー 拡散領域の間に高い電圧を加えたときの電子の逆 25 消去時間を著しく短縮することが可能となりメモ リの寿命の品質が改善される。

この発明の目的は、外部時間ユニットが不要と なりプログラムの有効書込み時間が外部時間ユニ ツトを使用する場合よりも短縮されるように語単 トの充電と放電は浮遊ゲートと基板の間で電子が 30 位で電気的にフログラミング可能の不揮発性メモ りを構成することである。

> この目的は、メモリマトリックスに対して一つ の制御回路を組合せ接続し、それによつてメモリ マトリックスの各行に対して可変の消去および書 und 35 込み時間を設定し、これらの時間の終りは消去又 は書込みが行われるマトリックス行中の一つ又は 複数のメモリセルが予め定められた消去又は書込 み状態に達したことによつて示され、この消去又 は書込み状態はマトリックス行の消去又は書込み の過程の途中で制御されるようにすることによっ て達成される。

> > この発明によるメモリの利点は、公知のメモリ と比べて外部時間ユニツトが省かれメモリ駅動の ための全回路が簡単廉価となることである。詩定

数の決定に際して計算に入れなければならない時 間ユニツト所属の総ての部品の特性の窓動は最早 メモリの書込みおよび消去時間に関係することな く、従つてそれを長くする効果もない。

外部時間ユニットを付設する場合にはメモリチ 5 ップのプログラム書込みおよび消去時間の許容差 の変動を異つた製造チヤージから取つたメモリチ ップについて考慮しなければならない。この発明 によるメモリの書込みおよび消去時間には一つの チップ内のセルの間の変動だけしか影響を及ぼさ 10 なければならないのに対して、pチャネルの場合 ないから、この時間が外部時間ユニツトを使用す る従来のメモリのものより短縮される。

プログラム書込みおよび消去時間の短縮は第一 にメモリの動作の点で有利である。第二にプログ に対して有利に作用する。メモリのプログラム書 込みおよび消去特性が書込みー消去サイクル数の 増大と共に悪化することはよく知られている。こ の悪化はホットキャリヤの原因となる酸化物毒ま つてプログラム組替え (書換え) 時間の傾縮は可 能な書込み一消去サイクル数の増大とメモリの寿 命の延長を意味する。

更に消去時間の短縮により浮遊ゲートメモリセ ルの場合過消去即ちしきい値電圧の負側への大き 25 ある。 な移動の危険が低減される。これによって続くチ ヤネル注入によるプログラム書込過程においての 難点が避けられる。

最後にプログラム組替え(書換え)時間の短縮 組替え時間が長いと個々のセルにおいて隣接語に より望ましくない情報の書込みまたは消去が行わ れ、メモリの誤動作となることがある。

プログラムの書込みおよび消去時間の短縮によ も低くなる。この利点は例えばチャネル注入によ るプログラミングのような書込みおよび消去に大 きな電流を必要とするメモリの場合特に重要であ

スに組合せる制御回路により一つのマトリックス 行の消去時間を可変にし、またこの行の一つ又は 複数のメモリセルの消去状態を制御するためメモ リセルに加えられる消去電圧を時間的に離起する 一連のパルスに分割し、パルス間の間隔にそれぞ れコントロール院出し過程が挿入されるようにす ることができる。

チヤネル領域から電気的に分離された消去領域 を持たないメモリセルでは、消去とコントロール 読出しを同時に行なうことは次の理由で不可能で ある。即ちnチヤネルセルの場合消去に際しては 高い正電圧をソースに印加する必要があり、コン トロール読出しに際してはソースを地電位に置か には印加電圧の符号が逆になるだけであるからこ の両条件を同時に満たすことは常に不可能であ る。消去電圧を時間的に離起する一連のパルスに 分割すると、パルス間の間隔中にコントロール読 ラム組替え(書換え)時間の短縮はメモリの寿命 15 出しが可能となる。従つてこの種のメモリセルに 対しては消去電圧をパルス列に分割することは特 に有意義である。

しかしこれは、チヤネル領域から電気的に分離 された消去窓を持つセルにおいても時間的に一定 たは窒化物層の疲労現象等に基くものである。従 20 な消去電圧による消去が可能であるにもかかわら ず消去パルス電圧列によって消去する可能性を除 外するものではない。 パルスによって消去すれば 結晶の加熱が低減されるから、消去パルスの利用 は絶縁された消去窓を持つセルに対しても有利で

コントロール読出しが行われる綿てのメモリセ ルのしきい値電圧の絶対値 | Ur | が使用される メモリセルに予め定められたしきい値電圧の絶対 値|Ual|より小さいかあるいはそれに等しくな により隣接語妨害の危険も減少する。プログラム 30 つた時が一つのメモリセルマトリツクス行の消去 過程の終りとなるように、制御回路をメモリセル マトリツクスに組合せ接続すると有利である。こ の条件はnチヤネルメモリセルの場合次のように して実現される。一つのメモリセルはその制御ゲ り電流負荷時間が短くなり、半導体結晶板の加熱 35 ートに充分高い正電圧が加えられていないと未消 去状態である。例えばソースに向って消去が行わ れると消去パルス中ソースに高い正電圧が加えら れ、制御ゲートの方は地電位に置かれる。ドレン には適当な回路により常にセルの読出しとコント この発明の実施に際してメモリセルマトリツク 40 ロール読出しには充分であるそれ程高くない正電 圧が加えられる。消去過程の開始に当つてしまい 値電圧絶対値 | Ur | が規定しきい値電圧絶対値 | UoL | より大きい限りセルは消去パルス間隔中 も阻止状態にとどまる。いくつかの消去パルスの

(*1*) 又は消去状態のしきい値電圧U-(*0*) との間に一定の最小間隔を保証する。ここで| U+(*1") | > | Uox | であり、| U+(*0") | < | Ucal である。これによつて確実な読出しが可能 となる。許容差に基く一つのメモリ内のメモリセ 5 ルの書込みおよび消去特性の差は、練出しの信仰 性に影響を及ぼすことなく単に書込み過程と消去 過程の長さに影響するだけである。この方法にお いてはプログラムされない状態とプログラムされ 定されるから、電気的の窓の幅即ち書込み中のコ ントロール読出しに際してのゲート電圧と消去中 のコントロール統出しに際してのゲート電圧の間 の差を低下させることができる。これによってプ あるいはプログラミング時間を特に短くすること が可能となり有利である。更にこの方法において は上記の電気的の窓を予め与えられたしきい値電 圧範囲内に移すことができる。

明する。実施例は総てnチヤネルに関するもので あるが、Dチヤネルの実施例も同様に可能であ ಕ್ಕ

第1図はこの発明によるm行×n列のメモリマ である。メモリマトリツクス100にはソース・ ドレン制御回路200が接続され、それから矢印 で示すようにソース電圧Ust乃至Ustとドレン電 圧Um 乃至Umが供給される。矢印の向きはそれ 至Umに対する両方に向いた矢印は、ドレン電圧 が直接ドレン制御回路を通じて決定されることも ありまた浮遊ドレンの場合間接的にソース制御回 路を通して決定されることもあることを示してい 0にも導かれる。評価ロジック400とソースド レン制御回路とのデータ入力端Unt乃至Untは互 に導電結合されているが、図を見易くするため Umだけに対してこの結合が一点鎖線1000で スードレン制御回路200から出ている矢印が示 すようにドレン電圧Un 乃至Umのレベルによっ て決定される。メモリマトリックス100の語単 位で制御されるゲート導線にはゲート制御回路 5

0 0から適当な電圧Ugi 乃至Ugaが供給される。 ゲート制御回路500にはマトリツクス行デコー グWi乃至Wmのアドレス線が接続されているか ら、適当な語遊択が実施される。パルス回路30 0を持つ制御回路は導線302を通して必要なパ ルスをソースードレン制御回路200に与え、ま た導線305を通してゲート制御回路500に与 える。導線304は評価ロジック400をパルス 回路300を持つ制御回路と結合し、それによっ た状態とが読出し電圧に相対的に極めて精確に決 10 て評価ロジック400はパルス回路300を持つ 制御回路のパルス送出時間に作用する。

メモリセルの消去と書込みが従来のように予め 定められた時間ではなく、プログラム(書込み) されないセルのしきい値電圧U-(**0*) とプログ ログラム組替え(書換え)中の電圧を低くするか 15 ラム(書込み)されたセルのしまい値電圧Ut (*1") との間の予め定められたしきい値電圧の 範囲で行われる場合の制御パルスの経過を第2図 に示す。第2回のaの消去パルスは消去パルス時 間中bに示した階段状に下降するしきい値電圧2 図面と実施例によつてこの発明を更に詳細に説 20 4を作る。消去中のコントロール読出しパルスは cに示すように消去パルスの間隔で発生する。

書込みは第2図dからfに示すように消去に対 広する経過となる。

第2図aにはソースパルスUsの時間経過が示 トリツクス100を持つメモリのブロツク接続図 25 されている。矩形パルス11,12,13は選ば れたセルのソースに消去のために導かれる。この 消去パルスの持続時間はTiであり一つの消去パ ルスの開始と次の消去パルスの開始までの時間は Tiであるから、続く二つのパルス間の間隔はTi ぞれの電圧が決定される側を指している。Um 乃 30 -Tiとなる。第2図bには一つの選ばれたセル の消去時間中のしきい値電圧の変化を示す。この 消去はaに示したパルスによつて行われる。未満 去状態にあつたセルのしきい値電圧曲線20は消 去開始時には高いしきい値電圧Ur("1") を示 る。ドレン電圧Uni乃至Unaは評価ロジツク40 35 す。各消去パルスは選択されたセルのしきい値電 圧を低下させる。例えばaのパルス11はしきい 値電圧Urを線分21に沿つて低下させ、パルス 12は線分22に沿つて、パルス13は線分23 に沿つて低下させる。セルのしきい値電圧Ur 示されている。データ出力Ux1乃至Ux1は、ソー 40 ("0") が消去過程中のコントロール読出しの際 のゲート電圧UaL以下になるとこのセルは消去さ れる。この判定規単は曲線20の終値24におい て満たされる (U+("0")<Ua)。

第2図cは選択されたセルの消去過程中のドレ

12

ン電圧を示す。この消去過程中の時間間隔TxLで コントロール映出しが行われる。消去パパス持続 時間で、中のドレン電圧は選ばれたセルの構成と 型式によって種々異つた値をとる。このドレン電 圧は第2図cには簡単のため記入されていない。 5 消去過程におけるコントロール読出しの期間TxL の間、選ばれたセルのドレン電圧28,27.2 8 はこのセルのしきい値電圧がある臨界値以下に 低下するまで高いレベルにとどまる。この臨界値 ール統出し時のゲート電圧に対応する。セルのし きい値電圧がUat以下となるとドレン電圧は自発 的に29まで低下し、セルは導通状態となる。この ドレン電圧の自発低下は消去過程を終らせるため に利用することができる。

第2図dにはゲート電圧パルスUaの時間経過 を示す。矩形パルス31,32,33は選択され たセルのゲートに導かれ、このセルに情報が書き 込まれる。書込みパルスの長さはTsであり、一 開始までの時間はT2であるから、続く二つの書 込みパルス間の間隔はT。一T。となる。

第2図eはdに示したパルスによつて行われる 書込み過程中のしきい値電圧の変化を示す。始め 書込み過程の開始に当つて低いしきい値電圧39 即ちプログラムされていないセルのしきい値電圧 U-("0") であり、各書込みパルスは書込むべき セルのしきい値電圧値を上昇させる。即ちパルス 3 1はしきい値電圧Urを 4 1 に沿つて上昇させ、30 遮断される。 パルス32は42に沿つて、パルス33は43に 沿つて上昇させる。しきい値電圧がコントロール 統出し中のゲート電圧Ug以上になると書込み過 程が終了する。この判定規準は曲線40の最終値 Uas)

第2図fは書込み中のセルのドレン電圧Usを 示す。この書込み中の時間間隔Tksでコントロー ル読出しが行われる。 c と同様に f にはコントロ パルスの継続時間中は示されていない。ドレン電 圧値48,47,48はセルのしきい値電圧があ る臨界値に達するまで低いレベルにとどまり、 セ ルは導通状態にある。この臨界値はeに示した

Ucaで書込み中のコントロール統出しに際しての ゲート電圧に対応する。セルのしきい値電圧がこ の値Ucaを越えるとドレン電圧は自発的に49ま で上昇し、セルには電流が流れなくなる。このド レン電圧の自発的の上昇は書込み過程を終らせる のに利用することができる。

第2図gは読出し過程中のセルのゲート電圧 Uaの時間経過を示す。矩形パルス51と52は 答しいレベルにある。これは読出しゲート電圧 はbに示すUalであり、これは消去中のコントロ 10 Ualである。この値は"l"を書き込まれたメモ リセルのしきい値電圧Ur("1") と"0"を書き 込まれたメモリセルのしきい値Ur("0") との中 間にある。充電されたセルのしきい値電圧Ur ("1") および消去されたセルのしきい値電圧U-15 (*0*) と読出し電圧Uaxとの間に充分な間隔を 確実に設定する回路技術的な方法は第4図につい て詳細に説明する。

第2図においては選択されたセルに対する情報 の書込みと消去が図示の書込みパルスおよび消失 つの書込みパルスの開始から次の書込みパルスの 20 パルスによつて実施されるが、浮遊ゲートメモリ における電荷の移行が特別に構成されたメモリセ ル、例えば西独特許出願P26439872に記載された ようなチャネル領域外の電気的に絶縁された消去 領域または消去密において行われるものにおいて 消去状態にあつたセルのしきい値電圧曲線40は 25 は消去過程とコントロール読出し過程とが同時に 進行することができる。この場合静電的の消去も 可能であり、消去電圧は適当な評価ロジツクと制 御回路とによつて消去セルのしきい値電圧が予め 定められた下のしきい値電圧以下となつた瞬間に

第3図乃至第5図に示す実施例において各端子 につけてある紀号TcおよびTcはそれぞれ書込み パルス又は消去パルスの継続中これらの端子に充 分高い正電圧即ち状態 "1"に対応する電圧が印 Ur("1") において満たされる (Ur("1")> 35 加されていることを示す。同様に記号Tr., Trs は消去パルスおよび書込みパルスの休止期間で行 われるコントロール読出しに対するものである。 書込み、消去、読出しという用語は適当な正電圧 が書込み、消去および読出し過程の全体に亘つて ール読出し中のドレン電圧だけが示され、書込み 40 それぞれの端子に印加されることを意味する。ま た消去終了、書込み終了答の言葉は消去または書 込みの終了時点において信号電圧が送り出された ことを表わす。

第3図にこの発明のメモリに使用される評価ロ

ジック400の二つの実施例を示す。ロジック回 路410ではピット単位で接続されるドレン連線 1ないしnが給てメモリマトリックス100から 引き出されている。これらの導線はそれぞれイン パータα₁乃至α₈の一つを通してAND回路βに導 5 かれ、又OR回路が乃至パの一つを通してAND回 路 & に導かれる。更にデータ入力端Det 乃至Dea はそれぞれインパータか乃至かの一つを通して OR回路y,乃至y,の一つに接続される。図を見易 AND同路Rは消去パルス休止期間中のコントロ ール読出し過程即ちTxLの間だけ開放されるので あるが、これは消去パルス休止期間でのコントロ ール読出しの間は正の電圧を印加され残りの時間 線420によつて実施される。同様にして接続線 430はAND回路 8を書込みパルス休止期間で のコントロール読出し時間Trs中だけ開放する。 従つて接続線430に導かれるパルスにより時間 に印加され、コントロール読出しの休止期間中は "0"に対応する電圧がAND回路 & に加えられて AND回路は開放されない。消去期間中のコント ロール読出し時間Traでは接続線420はまず電 つの語の消去過程中しきい値電圧が第2図 bによ り予め与えられた低い電圧値Ucr以下となつたセ ルは、そのピツト単位で接続されるドレン導線 i (i=1、…、n)に"0"に対応する電圧を与 状態に達した後総てのドレン線1乃至nが"0" に対応する電圧を与える。従つて対応するインバ ータa、乃至a。を通してAND回路Bの各入力端に "1" が与えられ、AND回路Bの出力端には消去 300を持つ制御回路(第1図)に電圧パルスと して与えられ、それによつて制御回路300から 制御ユニット200への以後のパルス供与が遮断 される。これによつて選択語に対する消去過程が

選択語を書込む際には1乃至nのピツト単位で 接続されるドレン導線がそれぞれ一つのOR回路 γι乃至γιを通して共通のAND回路に接続される。 OR回路γ(i = 1、…、n) にはドレン線 i(i

= 1、…、n)の外データ入力端Du(i=1、 …、n) が別のインパータn(i=1、…、n) を通して接続される。セルiが一つの情報を持つ ているとi番目のドレン線によりセルの充電が終 った後充分大きな正のドレン電圧即ち"1"に対 広する電圧がOR回路がに加えられる。これに対 してOR回路がの第2入力には"0"が送られて くる。なぜならば、対応するデータ入力端Daに "1"があり、それが中間のインパータがにより くするためドレン線は1と2とnだけを示す。 10 "0" に変換されるからである。OR回路Yiの出力 端からはAND回路 & に"1"が与えられる。 "0"が書込まれる第二のメモリセルはそのドレ ン電圧が上昇しないためピット単位で接続される ドレン線jを通して対応するOR回路アjに常に情 には電圧を印加されないAND回路&の別の接続 15 報 "0"を送り出す。対応するデータ入力端Da は "0" をインパータniに送り、このインパータ は"1"をOR回路の第二入力端に与える。従つ TOR回路の出力端は同じく"1"をAND回路 & に与える。選ばれた語のセル中"0"が書き込ま Trsの間"1"に対応する正電圧がAND回路 8 20 れる総てのセルは書込み過程の開始から"1"を AND回路の対応する入力端に与える。選ばれた 語のセルの中の"1"が書き込まれる残りのメモ リセルは総てAND回路δの入力端に対応セルの 書込み過程が終了したとき"1"を与える。 圧"1"をAND回路βに与える。選択された― 25 AND回路δの入力端に接続された別の接続線 4 30は書込み期間中のコントロール読出し時間中 即ち時間Trsの間"1"をAND回路&の入力端 に与える。これによつて確実に書込みパルス休止 期間だけでコントロール読出しが行われるように える。選択された語に対応する総てのセルがこの 30 なる。選ばれたメモリセル中の最も遅いものの書 込みが終つた後AND回路δの総ての入力端には "1"がある。従つて書込みの終了はAND回路δ の出力信号が"1"であることによつて示され る。この出力信号は評価ロジツク400から導線 終了の制御信号が現わる。この信号はパルス回路 35 304を通してパルス部分300を持つ制御回路 (第1図) に導かれ、ゲート制御回路500への 書込みパルスの送り出しを終らせるから書込み過 程はこれで終了する。

MOS技術による集積の場合にはAND回路 B 又 40 は8の代りにNOR回路を使用することも有利で ある。その場合その前に接続されるロジック回路 は適当に変更する必要がある。

第3a図にプロック接続図で示したロジック回 路450は第3図のロジック回路410を簡単化

したものである。この回路では単一の測定セル4 5 1 がメモリマトリツクスのメモリセルと並んで チップ上に設けられている。この測定セルの書込 みおよび消去過程はチップの総てのセルの書込み および消去を代表する。測定セル451の書込み 5 時間あるいは消去時間の終りは同時に一つの選ば れた語に関係する総てのセルの書込み又は消去の 終了の信号となる。しかしパルス休止期間におい ては測定セル451だけでコントロール統出しが 行われる。そのためにはドレン導線452が測定 10 セル451から引出され、一方ではインパータα を通してAND回路βの端子453に導かれ、他 方ではAND回路δの端子455に導かれる。 AND回路&はこの外に端子454を持ち、この 端子によつて消去パルス休止期間ではコントロー 15 ル読出し時間Tkl中に"1"がAND回路Bに導 かれ、残りの時間では"O"がAND回路Bに導 かれる。AND回路&にも同様に端子456があ り、書込みパルス休止期間のコントロール統出し 導かれる。測定セル451に消去パルスが導かれ るとそのしきい値電圧が次第に低下し、ある限界 値以下になると測定セル451が導通するから、 コントロール読出しに際してはドレン導線452 から"1"がAND回路βの端子453に送り出 される。消去パルス休止期間のコントロール読出 し時間丁丸の間端子454にも"1"が導かれる から、AND回路 8 は出力信号として"1"を送 βの出力端を導線304によつてパルス部分30 0を持つ制御回路(第1図)と結ぶと、この制御 回路から制御回路200へのパルスの送り出しを 遮断することができる。これによつて測定セル4 消去を終了させる。他方測定セル451が同時に メモリマトリツクス中の選ばれたセルに書込みパ ルスを与えると、測定セル451のしきい値電圧 が上昇する (第2図e)。このしきい値電圧が予 め与えられた値を越えるとパルス休止期間中のド 40 レン電圧が上昇し、ドレン導線452を通して AND回路 8 の端子 4 5 5 に "1" が導かれる。 書込みパルス休止期間中の読出しパルス持続時間 TesではAND回路δの編子456にも"1"が

送られる。これによつてAND回路 8 は導線3 0 4を通して"1"をパルス部分300を持つ制御 回路に与え、それによつてこの制御回路からゲー ト制御回路500への書込みパルスの送出しが遊 断される。従つてメモリマトリックス100中の **総ての選ばれたセルの書込み時間は測定セル45** 1の書込み時間と同時に終了する。 しかし単一の 測定セルを使用することは続てのメモリトランジ スタのプログラムの過去と組込み特性の許容差に 基く変動が一つのメモリ内部で充分小さいときだ け有効である。

単一の測定セルの代りにピツト単位で接続され るドレン導線を持つメモリセルの一列を使用する ことも可能である。一つのメモリマトリツクスの 選ばれた語はそれぞれ測定セル451と同様に選 ばれた語に関係する総てのセルの書込みと消去の 終了の信号を与える専属の測定セルを通して送ら ns.

第4図に分割ゲート101を持つ浮遊ゲートメ 時間中"1"が導かれ、残りの時間では"0"が 20 モリセルから構成されたメモリマトリツクス10 0 に対するゲート、ドレンおよびソース制御回路 を示す。このメモリセルはチヤネルインジェクシ ヨンによつて充電され、一方一つのメモリセルの 浮遊ゲートの放電は銅鋼ゲートと拡散領域との間 を通して"0"がインパータαに与えられ、そこ 25 に高い電圧が加えられ浮遊ゲートから拡散領域に 向つて電子が逆トンネリングによつで移動するこ とによる。図に示されたゲート制御回路500は 消去パルス休止期間中のコントロール読出し時間 Txtが続く二つの消去パルス間のパルス休止期間 り出し、消去終了を伝える。この場合AND回路 30 全体を占めTxxがTx-Txに答しくなるように機 成されている。(第2図a,c参照)書込み過程 中のコントロール読出し時間Tssと対応する書込 みパルス休止期間の関係も同様である。 書込みと 消去に際してのコントロール統出し時間はこのよ 5 1においての消去終了は選ばれたメモリセルの 35 うに選ぶことは必ずしも強制的なものではなく、 コントロール読出しが書込みパルス又は消去パル スの休止期間で確実に容施され、

 $T_{KL} \leq T_1 - T_{LN} T_{KL} \leq T_2 - T_3$

であればよい。

第4図には図を見易くするためゲート制御回路 では1番目とi番目とm番目の行だけが記入さ れ、ソース制御回路とドレン制御回路においては 1番目とi番目とn番目の列だけが配入されてい るが、残りの行と列の制御も同様に実施される。

メモリマトリツクス100のi番目(i=1、 …、m) のメモリゲートのゲート電圧Uaは選択 (アドレス) ロジック501によりトランジスタ 500mを通して接続点515に、あるいはイン パータ500ゅによりトランジスタ500ゅを通 して分圧器550に導かれる。選択ロジック50 1.は一つのNOR回路 5 0 3.で構成され、その出 力強はトランジスタ500μのゲートあるいはイ ンパータ500mを介してトランジスタ500m のゲートに結ばれている。NOR回路503iは二 つの入力端を持ち、二つのAND回路5021と5 0 4 の出力端に結ばれている。AND回路 5 0 2 i と504」はそれぞれ二つの入力端を持ち、AND 回路502,の一つの入力端はインパータ505, によりAND回路 5 0 4,の一つの入力端に結ばれ 15 を送る。従つてOR回路 5 0 3,の出力端は "0"

17

ゲート制御回路500が消去、書込み、コント ロール読出しおよび読出しに対して考えられる総 ての条件を実現することを次に説明する。一つの マトリックス行デコーダから出る選択線W1乃至 20 W_{*}によりそれぞれ一つの蓄積された語が選び出 される。以後この語をiとし、それ以外のものは 選ばれないものとする。選ばれない語Wk(k+ i) に対しては導線507xを通して "0" が AND回路502xに伝えられるから、その出力端 25 端551には消去パルス休止期間トランジスタ5 には"0"が表われる。AND回路504xではイ ンパータ505kのために導線508kに"1"が 表われる。全消去過程中OR回路514の入力端 5 1 8 には"1"が送られ、その出力端から "1"がAND回路504kの入力端509kに導か 30 れる。従つてAND回路 5 0 4 k の出力端から "1" がOR回路503kに与えられ、その出力端 から"1"が送り出される。これによつてインパ ータ500ほとトランジスタ500ほを通して分 圧器550が遮断され、トランジスタ500 taを 35 通してゲート電圧Uoxが接続点515に加えられ る。消去パルスの継続中NOR回路523の入力 端521に"1"が送られるから、その出力端に は"0"が表われる。これによつてトランジスタ 5 2 0 が阻止され、k行のゲート電圧Uacは接続 40 点515の電圧値をとる。抵抗510を無視する とUcc=Uc=25Vとなる。消去パルス休止期間で はNOR回路523の両入力端に"0"が導かれ、 出力端から"1"が送り出される。従つてトラン

ジスタ520が導通し、ほぼ電圧Uatに等しい接 練点 5.1.5 の電圧はほぼOVとなる。

選ばれた語iに対しては導練507が対応す る行デコーダの選択線W.を通して"1"を受け る。AND回路502iの入力端506iはAND回 ・路511の出力端が全消去過程中常に"0"を送 り出し、又入力端531が書込み過程中だけ、 "1"を受けその他の時間には"0"を受けるた め全消去過程中常に"0"を送り出す。従つて 10 AND回路502,の出力端はOR回路503,の入 力強に"0"を与える。入力強507:に導かれ た"1"はインパータ505により"0"に変 えられて入力端508に送られるから、AND回 路504,もOR回路503,の第二入力端に"0" を送り出し、トランジスタ500mが阻止され、 5 0 0 μはインパータ 5 0 0 μにより開放される から、ゲート電圧Uaが分圧器550に加えられ る。この分圧器の出力端551には消去パルスの 継続中トランジスタ567が通電しているためほ ぼ電圧OVが加えられ、これがゲート電圧Uaとな る。消去パルス休止期間ではトランジスタ567 が阻止される。又トランジスタ588と585が 全消去過程中阻止されているから、分圧器の出力 8.4を通して電圧Uatが導かれ、これが同時にゲ ート電圧Uaとなる。電圧Uaが選ばれた語iに関 係するゲートに加えられていると、パルス休止期 間中に調整統出しが行われる。

全書込み過程中入力端507kには選択されな い語の場合常に"0"が印加されるから、AND 回路502xもOR回路503xの入力端に"0" を送り込む。しかしAND回路504xの入力端5 08ょにはインパータ505ょにより常に"1"が 送り込まれ、入力端509xには書込みパルス休 止期間で同じく"1"が送り込まれるから、 AND回路504xは書込みパルス休止期間OR回 路503kの第二入力端に"1"を送り込む。す なわち書込みパルス休止期間ではインパータ51 2がAND回路513の入力端533に"1"を 与える。AND回路513の第二入力端532に は全書込み過程中"1"が加えられているから、 AND回路513はOR回路514の入力端517 に "1" を導き、OR回路 5 1 4 の出力端とAND

回路504xの入力端509xに"1"が与えられ る。 書込みパルスではAND回路 5 0 4 kc: 入力端 509xに "0" が与えられるから、OR回路 5 n 3xの両入力端に"0"が表われ、OR回路503 ≥の出力端には書込みパルス間隔中"0"が表わ 5 れる。これによつて書込みパルス継続中は選択さ れない語に関係するゲート導線がインバータ50 0 xxによりトランジスタ500xxを通して分圧器 550に結ばれ、書込みパルス休止期間ではトラ ンジスタ500mを通して接続点515に接続さ 10 には通電状態のトランジスタ566により書込み れる。書込みパルス休止期間ではNOR回路52 3の両入力端に"0"があつてその出力端から "1"が送り出されるから、トランジスタ520 は導通する。選択されない語のゲート電圧Uckは パルス休止期間中ほぼOVであり、書込みパルス 15 椎続中はOR回路503kとインパータ500ksの 出力端に"0"があるため、トランジスタ500 kiを通して分圧器550の出力端551に導かれ る。出力端551には全書込み過程中通電してい るトランジスタ566を通して比較的低い電圧 20 Ucs即ち書込み過程中のコントロール読出し時の ゲート電圧が表われる。分圧器550のトランジ スタ564, 565および567は全書込み過程 中阻止される。

われる"1" がインパータ505により"0" に変えられてAND回路504,の接続端508,に 導かれるから、AND回路 5 0 4 は "0" をOR 回路503に送り出す。AND回路511は入力 端531を通して全書込み過程中"1"を受取 30 ンジスタ567,564,566が遮断され、分

AND回路511は入力端530を通して書込 みパルスの継続中"1"を受取り、書込みパルス 休止期間では"0"を受取る。これによつて AND回路 5 1 1 は書込みパルスの継続中 "1" 35 が加えられ、その第二入力端 5 0 9 kにはやはり を、書込みパルス休止期間中"0"をAND回路 502iの入力端508iに送る。AND回路502i の入力端507が選択された語として常に"1" を受取つた後AND回路502iは書込みパルスの 継続中"1"を、書込みパルス休止期間では 40 し、分圧器5.5.0は対応するゲート導線から遮断 "0"をOR回路503iの入力端に送り込む。こ のOR回路の第二入力端は上記のように書込み時 間中常に"0"を示す。従つて書込みパルスの継 続中OR回路503:の出力端には"1"があり、

ゲート電圧Ugがトランジスタ500gを通して接 統点515に加えられる。書込みパルス雑統中 NOR回路 5 2 3 の入力端 5 2 2 には "1" が導 かれるから、その出力端には"0"が表われトラ ンジスタ520が阻止される。接続点515には ゲート電圧Uaに対応する約25Vの電圧が印加さ れる。書込みパルス休止期間中選択語iに関係す るゲートは通電状態のトランジスタ500μを通 して分圧器550に接続され、その出力端551 過程中の調整読出しに際してのゲート電圧Ucsが 印加される。その他のトランジスタ585,58 4 および5 6 7 は書込みパルス休止期間中阻止さ れる。

選択語iの読出し中AND回路511の入力端 530と531が常に"0"を示し、それに伴っ てAND回路511の入力端が常に"0"を示す から、AND回路502iの入力端506iも常に "0"を示す。

従つてAND回路502はOR回路503iに常 に "0" を導く。AND回路 5 0 4:の入力端 5 0 8.は常にインパータ505.を通して"0"を受 取るから、その出力端から常に"0"がOR回路 5 0 3 に送られる。これにより全統出し過程中 選択された語 i の場合には入力端 5 0 7,に表 25 OR回路 5 0 3,の出力端は常に "0"を送り出 し、トランジスタ500mが常に阻止され、トラ ンジスタ50011はインパータ50015のため通 電状態にあつて選択されたゲート導線を分圧器 5 50と結ぶ。分圧器550では読出し過程中トラ 圧器の出力端にはゲート読出し電圧Uaが接続さ れる。

> 選択されない語kの場合はAND回路504gの 入力端508:はインパータ505*により"1" "1"が導かれる。なぜなら、OR回路514の 出力端が入力端518の"1"のために"1"を 取るためである。これによりOR回路503.は選 択されない語に対しては常に"1"を出力端に示 され、一方このゲート導線にはトランジスタ50 0 xxを通して接続点515の電圧が印加される。 NOR回路523の両入力端521および522 にそれぞれ"0"が導かれると、このNOR回路

の出力端には"1"が現われ、トランジスタ52 0は導通する。従つて接続点515の電圧とそれ に伴つて選択されないゲートの電圧が全統出し過 程中ほぼ"0"に対応する値(OV)となる。

574は拡散抵抗又はエンハンスメント形の電界 効果トランジスタとしてもよく、又デブレーショ ン形の電界効果トランジスタとすることも可能で ある。抵抗571の抵抗572に接続されていな 接続されていない端子は消去中の調整読出し時の ゲート電圧よりも高い電圧の給電電源に結ばれて いる。書込み一読出し窓と呼ばれている電圧差 Uα-Uαは使用されるメモリの種類に応じて選 定される。最も多く使用されているメモリ種類で 15 はない。 はこの窓は1V乃至6Vである。第4図に示す分圧 器は書込みおよび消去の双方においてのコントロ ール読出し電圧と読出し電圧の間に充分な大きさ の差を保証するから、書込まれないセルと書込ま れたセルとを確実に区別することができる。相互 20 の電圧の相対的な位置関係はこの種の分圧器によ り確実に保持される。一つの記憶装置内のメモリ セルの書込みおよび消去特性の許容差に基く差異 は、読出しの信頼性に影響することなく書込み過 程又は梢去過程の長さに関係するだけである。 電 25 気的な窓Ucs-UcLの幅は分圧器550を使用す ることにより"0"と"1"が読出し電圧の点で 極めて精確に決定されているから、比較的狭くす ることができる。これによつてプログラミング ム組替え(書換え)を特別に迅速に行うことがで きる。更に分圧器550を使用することにより上 配の電気的な窓を使用されたメモリセルの所望の しきい値電圧範囲内に移すことができる。

第4図にはチャネルインジェクションにより充 35 OVとなる。 電され、制御ゲートと拡散領域との間の強い電界 によつて放電するスプリット・ゲート・メモリセ ルに対するソースードレン制御回路200も右上 方に示されている。その中ドレン制御回路220 の i 番目の列 (i=1、…、n) に対する部分 40 図のゲート制御と同様に実施される。 は、トランジスタ210にそれに並列に接続さ れたトランジスタ20gによつて構成されてい る。トランジスタ2101は常に通電状態にあつ て、読出しとコントロール読出しには充分である

が一つのセルのプログラミング(書込)には不足 する小電流が流れる。AND回路2081はその出 力端211 によりトランジスタ20g のゲート を制御し、トランジスタ20g」は i 番目の列 分圧器 5 5 0 の抵抗 5 7 1, 5 7 2, 5 7 3, 5 (Dm)にデータが送られて入力端 2 1 3 に "1" が表われ、書込みパルスがそれに続いて "1" が 入力端212に導かれるとき、対応セルにプログ ラミング(書込)電流を供給する。 i 番目の列の ドレン電圧はトランジスタ208iの抵抗を無視 い端子は接地される。抵抗5 7 4の抵抗5 7 3に 10 すればUmキUmキ17Vとなる。その他の可能なメ モリ過程例えば書込みパルス休止期間中、全消去 時間中および読出し時間中にはトランジスタ20 9.は電流を流すことなく、 i 番目の列のドレン 導線にプログラミング (書込) 電流が流れること

スプリツト・ゲート・メモリセルのソース制御 回路250は縁てのソース導線に共通である。こ の回路は抵抗258で構成され、その一つの接続 端はトランジスタ258のドレンに接続され、ト ランジスタ258のソース接続端子281は地電 位におかれ、抵抗258の接続端255は25乃至 40Vの電位Ussに接続される。トランジスタ25 8のゲートはインパータ258を通して消去パル ス時間TL中制御されて消去パルスを阻止する。 ソース電圧Usが取出される接続点257の電圧 は、トランジスタ258が阻止状態にあるとき Us = Uss = 25~40Vである。この比較的高い正の ソース電圧は第4図に示されているメモリセルの 場合消去パルスの継続中だけ必要となる。第4図 (書込) 中の電圧を低くするかあるいはプログラ 30 に示したスプリット・ゲート・メモリセルの場合 消去パルス中高い正電圧がソースに印加され、制 御ゲートの電圧はその間OVとなる。消去パルス の維持する時間外ではトランジスタ258が導通 し、点257の電位従つてソース置圧Usはほぼ

> 制御ゲートと拡散領域の間に高い電圧を印加す ることによつて充電と放電が行われるメモリセル から構成された実施例に対するソースおよびドレ ン制御回路を第5図に示す。ゲートの制御は第4

ドレン電圧Umi=1、…、n)は常に導通状 態にあるトランジスタ270」を通して給電電源 Vnnから導かれる。

上記の実施例ではチヤネル領域とゲートの間で

ソース接続端子を通して消去とプログラミング (書込)が実施されるため、ソース制御回路がそ れに対応して複雑となる。消去過程ではTe=0 であり、i列のソース制御回路部分ではAND回 路2851の入り端2881に"0"が導かれる。5 従つてAND回路26号の出力端と同時にNOR 回路281,の入力端284,が"0"となる。第 二の入力端283.は消去パルス継続中 "1"で ありその他の時間では"0"となるから、消去パ ルス時間Ti中NOR回路281iの出力端282iに 10 は"0"があり、トランジスタ271はこの間 阻止され、消去パルス休止期間で導通状態とな る。従つて消去パルス時間TLの間中点290の 電圧は抵抗277」を通してソース導線にソース トランジスタ272が阻止され、同時にTL=0 となるからトランジスタ273も阻止される。こ れにより接続点290の電圧はUp=20~40Vと なる。消去パルス休止期間ではトランジスタ27

書込み過程に際しては選択された語に関係する セルを含む i 列に対して書込み状態が成立し、 $T_s=1$, $D_m=1$

85,の入力端287,に"0"が表われ、その出 力端284からNOR回路281の一つの入力端 に"0"が送られる。第二の入力端283にも TL=0であるため"0"が送り込まれる。NOR 回路281の出力端282は"1"を送り出し、30 トランジスタ271iを書込みパルス時間Tsの間 導通状態とする。従つて書込みが行われるセルを 含む列のソース電圧UsはほぼOVとなる。

書込みパルス休止期間においてもAND回路 2 タ271は通電し、2851の出力信号が変化せ ず、Usi≑0Vである。

選択されたセルに情報が書き込まれない列kで はDm=0となる。インパータ289mのために、 入力端287xには常に"1"があり、AND回路 40 285kの第二入力端288kには書込みパルス時 間中同じく"1"がある。その他の時間では "0"が導かれる。従つて書込みパルス時間中 OR回路281xの入力端284xには"1"があ

り、その他の時間では"0"となる。全書込み過 程中TL=0であるから、OR回路281kの第二 入力端283kには書込み過程中常に"0"が導 かれる。従つて書込み過程においてNOR回路2 81kの出力端282kには書込みパルス休止期間 中 "1" が表われ、トランジスタ271kが導通 しソース電圧Uskは0Vとなる。書込みパルス時間 中はNOR回路281kは出力端282kから"0" を送り出し、トランジスタ271xは阻止される。 この場合ソース電圧Uskは抵抗277kを通して接 統点290の電位におかれる。書込みパルス時間 即ちTs=1の間トランジスタ272が通電し、 トランジスタ273は中間のNOR回路278の ため阻止される。抵抗274と275は等大であ 電圧 U_{sl} として接続される。 $T_{s}=0$ となつたとき 15 るから点290の電位は U_{p} \Rightarrow 20 \sim 40Vの1/2であ る。従つて情報の書込みがないセルを含む列kの ソース電圧Uskは抵抗277kの電圧降下を無視し て書込みパルス時間中Uss中Us/2である。

統出し過程の継続中データ入力は0であり、イ 1」が導通状態にあつて、電圧 U_n はほぼOVとな 20 ンパータ289。(i=1、…、n)を通して "1" がAND回路285iの入力端287iに送ら れ、Ts=0により"0"がその入力端288iに 送られるから、この回路の出力端から"0"が入 力端284に送られる。同時に消去されないた となる。インパータ289.を通してAND回路2 25 めNOR回路281.の第二入力増283.にも "0"が送られ、その出力端282から"1"が トランジスタ271:のゲートに導かれる。従つ てトランジスタ271iを導通し、ソース電圧Us は読出し過程中ほぼOVとなる。

ピット単位で接続されるドレン線は通電状態の トランジスタ270₁(i = 1、…、 n)を通し 総で等しい電位Vmにおかれる。

第4図、第5図に示したゲート、ソースおよび ドレン制御回路が対応する消去、書込み又は読出 85゚の両入力端に"0"があるためトランジス 35 し条件を設定することを次に説明する。第4図と 第5図に示した二種類のセルにおいて消去はソー スに高い正の電圧が印加され、ゲートに電圧OV が印加されたときに行われる。消去パルス持続時 間中第4図の回路では25乃至40Vの電圧Ussがピ ツト単位で接続されるソース導線に加えられる。 第5図の回路ではピツト単位で接続されるソース 導線にUp=20~40Vに近い電圧Us(i=1、…、 n) が印加され、選択された語に関係するゲート 導線には消去パルス持続時間中Ua≠0Vが印加さ

れるのに対し、選択されない語に関係するゲート 導線には高い正電圧Uca÷25Vが印加される。こ れにより選択された語だけが消去パルス時間中に 消去され、隣接語には影響を受けない。消去パル ス休止期間では第4図および第5図の総てのソー 5 ス導線がほぼ0Vに置かれる (Us=0V)。選択語 のゲート導線には比較的低い正の読出し電圧Uar が印加されるが、この電圧は情報が書込まれるこ とのないような小さい値に選ばれている。選択さ れない語のゲート導線はほぼ0電位に置かれる 10 (Ucc÷0)。これにより選択された語は消去パル ス時間中に消去され、隣接語に影響を与えること はない。

書込みパルス時間中選択語のゲート導線には高 い正の電圧例えば25Vが印加され、非選択語のゲ 15 かな読出し電流が流れる。これによつて確実に選 ート導線はほぼOVに置かれる。

第4図のセルの場合書込みが行われるセルを含 む列に同時にセルのプログラミング(書込)に充 分な高いチャネル電流が流れるのに対し、情報を 受けないセルを含む列には読出し電流とはなるが 20 0Vである。 セルの充電には充分でない小さなチャネル電流だ けが流れる。選択されない隣接語には非選択語の ゲート電圧Ucaが同時にOVとなるため高いチャネ ル電流のピツトでも書込まれない。書込みパルス 時間中非選択語のゲート電圧はほぼOVであるの 25 トとソース間の電位差を選択セルの書込みに際し に対して、選択語のゲート電圧は低い正のコント ロール読出し電圧Ucsとなる。書込みパルス休止 期間中も高いチャネル電流が遮断され、練出し又 はコントロール読出しは可能であるが情報の書込 みには充分でない小さいチャネル電流だけが流れ 30 同時にゲート制御回路の業子520と510を変 る。非選択語のゲート電圧に対して選択語のゲー ト電圧が同時に異つた値をとるため、選択語のセ ルだけが実際に読み出される。

第5図の配憶装置のメモリセルは制御ゲートと 拡散領域例えばソースとの間に高い電圧を印加す 35 とができる。 ることによつて充電される。一つの書込みパルス の間選択された語に対応するゲート導線には25万 至40Vの高い電圧が加えられ、選択された語に対 応するゲート導線には情報の書込みには不充分で Ualに対応する低い正電圧が加わる。同時に情報 を入れるセルを含む列にはほぼ0Vの電圧がソー スに加えられ、書き込まれるセルが接続されてい ない総てのソース導線は正電圧1/21」。に接続され

る。選択語と非選択語の間のゲート電圧の差は選 択されたセルに情報が書き込まれ、間じピットに 属する隣接セルに何等の情報も書き込まれないこ とを確実にする。情報の書込みがないピットの場 合ゲートとソースの間の電位勾配は情報の書込み に対しては不充分で電位差が例えば1/2U。となる ように選定される。これによりソース導線に1/2 Usが加えられた一つのピットの総てのセルには 確実に情報が書き込まれない。

書込みパルス休止期間では選択されたゲートに 書込み中の調整読出し電圧Uasに対応する小さい 正の電圧が印加され、総ての隣接ゲート導線はほ ば0Vの電位に置かれる。総てのソース導線は同 時にOV電圧にあつて、ソースとドレン間には値 択された語のセルだけでコントロール読出しが行 われる。

読出しに際しては選択語のゲートに読出し電圧 Uazが加わり、非選択語のゲート電圧は読出し中

制御ゲートと一つの拡散領域例えばソースとの 間の高い電界により充電と放電を行なうメモリセ ルに対しては第5図に示したようなソース制御回 路を使用し、それによつて非選択セルの制御ゲー て制御ゲートとソース間に加えられる電位差の1/ 3とすることができる。第5図に示したソース制 御回路のこのような変更は抵抗274と275の 適当な大きさと接続によつて実現される。ただし 更することが必要である。

この発明による記憶装置はテレビジョン装置の 同調メモリ、電話交換設備の番号メモリの外小型 電子計算機のプログラムメモリとして使用するこ


図面の簡単な説明

第1図はこの発明の一つの実施例のプロツク接 統図、第2図は消去一書込みーコントロール読出 しおよび読出しパルスの時間経過図、第3図と第 例えば書込み過程中のコントロール読出し電圧 40 3 a 図はこの発明のメモリに対する評価ロジック の接続図、第4図はチャネル注入によって充電さ れるセルで構成されたこの発明によるメモリのゲ ートとソースとドレンに対する制御回路の接続 図、第5図はゲートと拡散領域の間の強い電界に

よつて充・放電されるセルで構成されたこの発明によるセルのソースおよびドレン制御回路の接続 図である。第1図において100はメモリセルマトリックス、200はソース・ドレン制御回路、

300は刺鉤回路200に必要なパルスを供給するパルス発生部、400は評価ロジック、500はゲート創鉤回路である。

FIG 1








FIG 5

